SiC/Si-Hybridmodule: Snubber-Kondensatoren für asymmetrische Spannungen

SiC/Si-Hybridmodule: Snubber-Kondensatoren für asymmetrische Spannungen

Abstract

Hybrid-Gradientenmodule betreiben einen SiC-MOSFET und einen Si-IGBT an einem DC-Bus. Der SiC-Chip schaltet etwa fünfmal schneller, wodurch der daneben liegende Snubber-Kondensator in jedem Zyklus mehr Strom, mehr Spannung und mehr Wärme aufnimmt. Felddaten von 123 HVC-Modulen zeigen, dass die Ausfallrate auf der SiC-Seite 4.2-mal so hoch ist wie auf der Si-Seite. Dieser Artikel beschreibt das Belastungsmodell, vier Layout- und Timing-Fehlerquellen sowie sechs Maßnahmen zur Optimierung beider Seiten.

1. Einleitung

Hersteller von Gradientenverstärkern kombinieren häufig SiC-MOSFETs mit Si-IGBTs in einem Leistungsmodul. Der SiC-Chip reduziert die Schaltverluste und ermöglicht schnellere Gradientenrampen. Der Si-Chip hält die Modulkosten niedrig. Beide Chips teilen sich einen Gleichstromzwischenkreis, einen Kühlkörper und ein Snubber-Netzwerk.

Die beiden Chips schalten nicht mit der gleichen Geschwindigkeit. Der SiC-Chip schaltet mit einer Geschwindigkeit von 50 kV/µs ein und mit einer Geschwindigkeit von 100 kV/µs aus. Der Si-IGBT liegt bei etwa 10 kV/µs bzw. 30 kV/µs. Diese Fehlanpassung führt in jedem Zyklus zu einer höheren Belastung des SiC-seitigen Kondensators mit Strom und Spannung.

Felddaten von 123 Hybridgradientenmodulen (HVC) verdeutlichen die Kosten. Die Ausfallrate des SiC-seitigen Snubbers liegt bei 0.8 % pro Jahr, das 4.2-Fache der Ausfallrate des Si-seitigen Snubbers von 0.19 % pro Jahr. Nach 18 Monaten waren drei Module ausgefallen, alle auf der SiC-Seite.

Dieser Artikel beschreibt das Stressmodell, die Layout- und Timing-Fallen, die die Kluft vergrößern, sowie die Auswahlschritte, die die beiden Seiten wieder ins Gleichgewicht bringen.

2. Kernmechanismus

2.1 Einschaltabweichung und Stromverteilung

Die Einschaltzeitdifferenz Δt_on bestimmt, wie viel Strom jeder Chip aufnimmt. Ein schnellerer Chip erreicht zuerst den Leitungszustand und trägt die Last während dieses Zeitfensters allein.

Δi_share = V_bus · Δt_on / L_loop

wobei Δi_share der aktuelle Schritt ist, den der schnelle Chip allein ausführt, V_bus die Gleichspannung zwischen den Bussen, Δt_on die Einschaltzeitdifferenz zwischen den beiden Chips und L_loop die Induktivität der Kommutierungsschleife.

Bei V_bus = 800 V und L_loop = 30 nH beträgt der Stromsprung etwa 1.47 kA. Der SiC-Chip schaltet nach 25 ns und der Si-Chip nach 80 ns ein, wodurch sich ein Verteilungsverhältnis von 3.2 ergibt. Der SiC-seitige Kondensator führt etwa 70 % mehr Restwelligkeitsstrom und weist eine um etwa 30 K höhere ESR-Verlustrate auf.

2.2 Abschaltüberspannung auf jeder Seite

Die Abschaltgeschwindigkeit bestimmt die Überspannung, die der Snubber absorbieren muss. Eine schnellere Abschaltgeschwindigkeit führt zu einem höheren dI/dt-Wert durch die Schleifeninduktivität.

ΔV_off = L_loop · dI/dt

wobei ΔV_off die Überspannung beim Abschalten, L_loop die Schleifeninduktivität und dI/dt die Stromanstiegsgeschwindigkeit an der Schaltflanke ist.

Die Abschaltgeschwindigkeit des SiC-Transistors erreicht 10 kA/µs, im Vergleich zu 3 kA/µs beim Si-IGBT. In einer 30 nH-Schleife liegen auf der SiC-Seite etwa 300 V und auf der Si-Seite nur 90 V an, was einem Verhältnis von 3.3 entspricht. Ein 4.7 nF/30 kV Keramikscheibenkondensator absorbiert diesen Spannungssprung von 300 V und hinterlässt eine Restspannung von etwa 20 V, die deutlich innerhalb der dielektrischen Toleranz liegt.

2.3 Die thermische Kopplung erhöht die Teilentladungsrate

Der Temperaturunterschied von 30 K zwischen den beiden Seiten bewirkt eine Trennung der Teilentladungen. Die Teilentladungsrate folgt einem Exponentialgesetz in Abhängigkeit von der Temperatur.

f_PD ∝ exp(−Ea / kT)

wobei f_PD die Teilentladungsaktivitätsrate, Ea die Aktivierungsenergie des Dielektrikums, k die Boltzmann-Konstante und T die absolute Temperatur ist.

N4700 besitzt eine Aktivierungsenergie von ca. 1.5 eV, daher erhöht ein Temperaturanstieg um 30 K die Teilentladungsrate um etwa das Fünffache. Der SiC-seitige Kondensator altert daher schneller, und seine Teilentladungsverteilung weist einen längeren Ausläufer auf als die des Si-seitigen Kondensators. Eine 5-pC-Abschirmung bei 1.5-facher Nennspannung entfernt die Kondensatoren mit hoher Teilentladungsrate vor der Auslieferung.

2.4 Der aktuelle Ungleichgewichtskoeffizient

Eine Zahl erfasst den Gesundheitszustand des Paares.

K_imb = i_share_SiC / i_share_Si

wobei K_imb der Stromungleichgewichtskoeffizient, i_share_SiC der Spitzenstrom im SiC-seitigen Snubber und i_share_Si der Spitzenstrom im Si-seitigen Snubber ist.

Bei einem angepassten Modul liegt der K_imb-Wert zwischen 1.05 und 1.15. Hybridmodule, gemessen mit HVC, liegen nahe bei 3.2, und eine Leiterbahndifferenz von 10 mm treibt den Wert über 5.0.

Abb. 1 — Ein Hybridmodul belastet den SiC-seitigen Snubber mit einer Überspannung von 300 V und dem 3.2-fachen des Restwelligkeitsstroms und die Si-Seite mit 90 V.

3. Schwachstellen im Engineering

Problem 1: Eine Teilenummer für beide Seiten

Bei einigen Designs wird derselbe Kondensator auf beiden Seiten verwendet. Dadurch ist die Si-Seite überdimensioniert und die SiC-Seite unterdimensioniert. Ein 3-T-Gradientenmodul verwendete einen X7R-Kondensator mit 4.7 nF/10 kV auf der SiC-Seite und fiel nach 14 Monaten aus, wobei zwei Module zerstört wurden. Die SiC-Seite benötigt einen Kondensator mit höherer Nennleistung, beispielsweise 4.7 nF/30 kV.

Problempunkt 2: Asymmetrisches Layout

Die Leiterbahnlänge bestimmt die Schleifeninduktivität, und die Schleifeninduktivität bestimmt das Aufteilungsverhältnis. Sobald sich die beiden Seiten um mehr als 10 mm unterscheiden, steigt K_imb von 3.2 auf über 5.0. Bei einem 5-T-Modul wurde ein Wert von 5.5 gemessen, bei einem Temperaturanstieg von über 110 °C. Ein Unterschied von 15 mm führte dazu, dass das Kupfer auf der SiC-Seite 42 K heißer war als auf der Si-Seite.

Problempunkt 3: Abweichung der Torzeit

SiC benötigt eine kurze Miller-Plateau-Zeitkonstante von etwa 10 ns im Vergleich zu 50 ns beim Si-IGBT. Ein gemeinsamer Gate-Treiber kann nicht beides bedienen. Bei einem 7-T-Modul mit 35 ns Spannungsversatz stieg die Überspannung auf der SiC-Seite von 300 V auf 450 V, nahe an die Belastungsgrenze des Bauelements.

Problempunkt 4: Temperaturmessung nur auf einer Seite

Manche Module messen die Sperrschichttemperatur auf der Siliziumseite und ignorieren die auf der Siliziumkarbidseite. Ein 3-T-Klimagerät in einem Krankenhaus hielt seine Siliziumkarbid-Sperrschichttemperatur bei 135 °C und verlor innerhalb von zwei Jahren vier Module. Jede Seite benötigt einen eigenen Sensor und eine eigene Abschaltschwelle.

4. Entwurfsschritte

Strategie 1: Auf jeder Seite einen anderen Kondensator anbringen.

Verwenden Sie einen 4.7 nF/30 kV-Kondensator. N4700 Keramikscheibenkondensator Auf der SiC-Seite, wo die Spitzenspannung hoch ist, sollte ein Bauteil mit 2.2 nF/20 kV verwendet werden. Ein Dielektrikum der Klasse I hält den DF-Wert unter 0.1 % und die ESR-Erwärmung bei höheren Restwelligkeitsströmen gering.

Strategie 2: Die Leiterbahnsymmetrie innerhalb von 2 mm beibehalten

Zeichnen Sie eine Sternschiene, sodass beide Snubberkondensatoren den gleichen elektrischen Abstand zum Zwischenkreis haben. Der Leiterbahnlängenunterschied darf maximal 2 mm betragen. Bei einer 5-T-Nachrüstung reduzierte allein dieser Schritt den Wert für K_imb von 5.0 auf 2.8.

Strategie 3: Timing mit nicht-induktiven Gate-Widerständen abstimmen

Verwenden Sie 5 Ω bis 10 Ω am SiC-Gate und 15 Ω bis 20 Ω am Si-Gate. Der höhere Si-Wert verlangsamt den IGBT und führt zu einer Annäherung der beiden Flanken. Ein Dickschichtwiderstand mit niedriger Induktivität, wie z. B. HVRGHP hält ESL unter 50 nH, hält den Skew innerhalb von 5 ns und reduziert die SiC-seitige Überspannung von 450 V auf 280 V bei einem 7 T Modul.

Strategie 4: Rückwärtsauslösung im Freilauf unterdrücken

Fit Fast-Recovery-Dioden Bei einer trr-Zeit unter 50 ns im Freilaufbereich sorgt ein S-Faktor über 2 für eine sanfte Erholung. Dieser Schritt reduziert den Rückwärtserholungspeak auf der SiC-Seite um etwa 60 %.

Strategie 5: Jede Seite einzeln ausspionieren und zu Fall bringen

Platzieren Sie auf beiden Chips einen NTC-Sensor und erfassen Sie die Messwerte schneller als 500 ms. Stellen Sie die SiC-Abschalttemperatur auf 115 °C und die Si-Abschalttemperatur auf 125 °C ein. Der unabhängige Schutz verhindert, dass ein einseitiger Stromstoß das gesamte Modul lahmlegt.

Strategie 6: Teilentladungen abschirmen und in der Simulation verifizieren.

Kaufen Sie gegen einen PD-Grenzwert von 5 pC bei 1.5-facher Nennspannung. Fordern Sie eine Stresssimulation des Hybridmoduls an. HVC erstellt das Zwei-Die-Modell in LTspice und meldet die Spannungs- und Stromverteilung auf jeder Seite, bevor das Layout finalisiert wird.

Komponentenparameter	Typischer Wert	Testbedingung
Nennspannung (HVCT8G-Serie)	10 kV DC	Hi-Pot 1.5× für 60 s
Kapazität	4700 pF ±20% (472M)	1 MHz, 1 V<sub>eff</sub>
ESR bei 1 MHz	unter 50 mΩ	-
Schleifeninduktivität (E40-Sehne)	unter 8 nH	40 mm Anschlussabstand
Isolationswiderstand	über 10 GΩ bei 500 V Gleichstrom	25 °C, 60 % relative Luftfeuchtigkeit
Temperaturbereich	−40 °C bis +125 °C	IEC 60068-2-Reihe
Impuls-dv/dt-Fähigkeit	über 50 kV/µs	bei Nennspannung

5. HVC-Kondensatoren für hybride Gradientenmodule

Ein Hybridmodul bleibt nur dann im Gleichgewicht, wenn jede Seite ein Bauteil erhält, das auf ihre jeweilige Belastung abgestimmt ist. HVC fertigt beide Bauteile aus N4700-Dielektrikum in einem 6,000 m² großen, firmeneigenen Werk in Dongguan für einen Spannungsbereich von 1 kV bis 150 kV.

Sechs Parameter, die hier von Bedeutung sind

• Der Verlustfaktor (DF) liegt unter 0.1 %. Der Verlustfaktor bleibt bei hohen Frequenzen und hohen Spannungen unter 0.1 %, sodass die ESR-Erwärmung mit dem 3.2-Fachen des Welligkeitsstroms gering bleibt.
• Spannungsfestigkeit bis 30 kV. Die SiC-Seite absorbiert einen 300-V-Abschaltimpuls und einen 450-V-Fehlerimpuls, ohne die dielektrische Grenze zu erreichen.
• ESL unter 10 nH. Die geringe Leitungsinduktivität verhindert ein Überschwingen der Snubberschleife, sodass die Klemmspannung nahe 20 V Restspannung bleibt.
• Teilentladungen unter 5 pC bei 1.5- bis 2-facher Nennspannung. Eine engmaschige Abschirmung verkürzt den Teilentladungsausläufer auf der SiC-Seite und verlangsamt die dielektrische Alterung.
• Koordinierte Komponenten. HVCT8G Schraubanschlusskondensatoren, HVR-BSP DickschichtwiderständeHVRGHP-Gate-Widerstände und HVD-Dioden können als ein Satz für den Snubber, den Gate-Treiber und die Freilaufschleife bestellt werden.
• Vergleichen Sie mit erstklassigen Marken. HVC-Teile entsprechen den elektrischen Parametern und Zuverlässigkeitsindikatoren von Vishay 715C/660R, Murata DHR/DHS und AVX HP/HK werden in der Massenproduktion von Gradientenmodulen für OEMs der medizinischen Bildgebung eingesetzt.

Lieferung und Support

Standardteile werden innerhalb von 4 bis 8 Wochen, aufeinander abgestimmte Sets innerhalb von 6 bis 10 Wochen geliefert, im Vergleich zu den üblichen 20 bis 30 Wochen bei den oben genannten Marken. Die Lieferzeit für ein differenziertes Paar ist kurz, da beide Werte aus derselben Paste und derselben Produktionslinie stammen.

Senden Sie die Modultopologie, die beiden Chip-Teilenummern, die Busspannung und das Lastprofil. HVC liefert Ihnen innerhalb von fünf Werktagen ein passendes Kondensatorpaar mit Teilenummern, DF- und ESR-Daten bei der Schaltfrequenz, einen Stresssimulationsbericht sowie ein Evaluierungskit mit zwei Mustern.

6. Häufig gestellte Fragen

Frage 1: Warum versagt der SiC-seitige Snubber zuerst?

Da sowohl die Strom- als auch die thermische Belastung auf dieser Seite konzentriert sind, schaltet der SiC-Chip nach 25 ns und der Si-Chip nach 80 ns ein. Das Verhältnis der Belastungsintensität beträgt somit 3.2, und der Reststrom ist um etwa 70 % höher. Der ESR-Verlust skaliert quadratisch mit dem Strom. Zudem ist die Temperatur auf dieser Seite um etwa 30 K höher, was die Teilentladungsrate um etwa das Fünffache erhöht und die Alterung beschleunigt.

Frage 2: Kann ich auf beiden Seiten den gleichen Kondensatorwert verwenden?

Nur wenn die Si-Seite überdimensioniert ist. Die SiC-Seite benötigt eine Nennspannung von 30 kV, um einen Abschaltvorgang von 300 V mit ausreichender Reserve zu verkraften, während die Si-Seite etwa 90 V ausgesetzt ist und mit einem 20-kV-Bauteil arbeitet. Die Verwendung einer gemeinsamen Bauteilnummer führt entweder zu einer unzureichenden Reserve auf der SiC-Seite oder zu zusätzlichen Kosten auf der Si-Seite.

Frage 3: Wie wichtig ist das Layout?

Dadurch wird die Schleifeninduktivität und somit die Stromaufteilung bestimmt. Eine Leiterbahnlängendifferenz von 10 mm führte in den Feldmessungen zu einer Erhöhung des K_imb-Werts von 3.2 auf über 5.0, während eine Differenz von 15 mm die Kupferoberfläche auf der SiC-Seite um 42 K erwärmte. Eine Sternschiene, die die Differenz auf unter 2 mm begrenzt, senkte den K_imb-Wert eines 5-T-Moduls wieder auf 2.8.

Frage 4: Welche Gate-Widerstände sollten auf jeder Seite verwendet werden?

Verwenden Sie 5 Ω bis 10 Ω am SiC-Gate und 15 Ω bis 20 Ω am Si-Gate. Der höhere Si-Wert verlangsamt die IGBT-Flanke, sodass beide Chips den gleichen Schaltzeitpunkt erreichen. Mit einem dickschichtigen Bauteil mit geringer ESL blieb die Zeitverzögerung unter 5 ns und die Überspannung auf der SiC-Seite sank von 450 V auf 280 V.

F5: Wie stelle ich den Pegel des Teilentladungsfilters ein?

Stellen Sie 5 pC bei 1.5-facher Nennspannung ein, nicht die üblichen 10 pC. Die Teilentladungsverteilung auf der SiC-Seite hat einen längeren Ausläufer, sodass eine lockere Schirmung Einheiten durchlässt, die frühzeitig driften. Eine vollständige Prüfung beider Seiten auf 5 pC sorgt dafür, dass sich die beiden Seiten über die gesamte Lebensdauer hinweg im Alterungsverhalten angleichen.

Frage 6: Woran erkenne ich, dass auf dem Spielfeld noch die beiden Mannschaften gleichauf sind?

Messen Sie die Temperaturen beider Sperrschichten und vergleichen Sie die Temperaturen der beiden Kondensatoren in einem gemeinsamen Trenddiagramm. Eine zunehmende Differenz deutet auf eine Layoutabweichung oder eine schnellere Alterung eines Kondensators hin. Führen Sie im Rahmen der jährlichen Wartung eine Teilentladungs- oder ESR-Prüfung durch, da ein ansteigender Differenzdruck (DF) auf der SiC-Seite das erste messbare Anzeichen einer Unwucht ist.

7. Referenzen

1. IEC 60601-1:2005+AMD1:2012, Medizinische elektrische Geräte – Teil 1: Allgemeine Anforderungen an die grundlegende Sicherheit und die wesentlichen LeistungsmerkmaleGenf: IEC, 2012.
2. IEC 60601-2-54, Medizinische elektrische Geräte – Teil 2-54: Besondere Anforderungen an die grundlegende Sicherheit und die wesentlichen Leistungsmerkmale von Röntgengeräten für Radiographie und RadioskopieGenf: IEC, 2018.
3. IEC 60384-8, Festkondensatoren für elektronische Geräte – Teil 8: Festkondensatoren mit keramischem Dielektrikum, Klasse 1Genf: IEC, 2015.
4. IEC 60270, Hochspannungsprüfverfahren — TeilentladungsmessungenGenf: IEC, 2015.
5. Erickson, RW, und Maksimović, D., Grundlagen der Leistungselektronik, 3. Aufl. Cham: Springer, 2020.
6. Mohan, N., Undeland, TM, und Robbins, WP, Leistungselektronik: Wandler, Anwendungen und Design, 3. Aufl. Hoboken, NJ: Wiley, 2003.
7. H. Wang und F. Blaabjerg, Zuverlässigkeit von Kondensatoren für DC-Zwischenkreisanwendungen in leistungselektronischen Umrichtern – Ein ÜberblickIEEE Transactions on Industry Applications, Band 50, Nr. 5, S. 3569–3578, 2014. https://doi.org/10.1109/tia.2014.2308357
8. US 8,570,711, Mehrschichtige elektronische Keramikkomponente (Lichtbogenunterdrückung für 1–5 kV MLCCs), Samsung Electro-Mechanics Co., Ltd., erteilt 2013, https://www.freepatentsonline.com/8570711.html .
9. ГОСТ IEC 61071-2014, Elektrische Silokondensatoren (Kondensatoren für die Leistungselektronik). Moskau: Standardformat, 2014.
10. IEC 61071:2017, Kondensatoren für Leistungselektronik, Ed. 2.0. Genf: Internationale Elektrotechnische Kommission, 2017.
11. HVC-Anwendungsentwicklungsteam Hochspannungs-Keramikkondensator Technische Ressourcen, https://www.hv-caps.com